性能和安全本来就是互相拮抗的一对啊。
你想想。去 TMD 什么内存保护，做一个 64 位长模式、单用户单任务的超级 DOS，岂不是效率最高，啥都不用管

@mmdsun 因为太多喜欢你头像的人玩梗吧

@beingbin 表示 micro 卡的“ 4G 老人机” 2015 年移动就开始采购了，但是主流市场上很少。

现在这些方案都是治标不治本，自废武功。

日本翻盖准智能机，比如 501SH、KYF31

不知道 XP WEPOS 的内核会不会更新，如果是 HAL 更新就更棒了

AMD Athlon 64 X2 5000+（ K8 架构）：三种方式全都正确跑出
奔腾双核 E6500K （ Penryn 架构，Wolfdale 核心）：多核模式下，第一种崩溃，后两种完全跑不出正确结果。

现在给人的感觉是，这个东西需要非常精确的 TSC 时序才能够成功。

@redsonic 我现在实现了一个支持三种计时方式（ rdtscp、mfence+rdtsc、lfence+rdtsc ）的版本。用-O2 参数编译，稍微跑了一下。
i5 U 560、i7 2720QM、i5 2520M：三种方式全都正确跑出
Dothan 核心 赛扬 353： 第一种崩溃，后两种正确跑出但有时会有不正确的结果
AMD A4-1200：第一种全部正确跑出而且程序跑得很快，后两种完全跑不出正确结果
Atom N270: 第一种崩溃，后两种完全跑不出正确结果。

其他人跑的：
赛扬 D 356：第一种崩溃，后两种完全跑不出正确结果。
还在等 Athlon 64 X2 5000+、 某个 Penryn 核心的至强的结果
现在我估计 Prescott 的 U 应该不行，Dothan 却可以。

@xqdoo00o
#include <sys/mman.h>

我现在没有任何 Linux 或 OSX 的环境。。。


@redsonic 你编译的时候优化开关是啥？我的 A4-1200，不开优化只有一部分能读出，-O2 全部读出

@redsonic 另外，试试看老移动平台。这个还有可能和 Speedstep 有点关系

@redsonic 说了你 rdtsc 还有问题。你试试看 lfence+rdtsc ？不要用单独函数。直接写在 readMemoryByte 里面即可
问题是为啥 dothan 的赛扬能通过？

两个手机算啥，我出门至少带 4 个。

没有乱序执行的 CPU，比如 1~3 代 Atom，VIA 的 C7 和 Nano 一代，不受两个漏洞的影响。
目前放出的 Spectre POC 对 Intel 的 CPU，i7 一代以上基本都复现，奔腾 M 能复现，奔腾 4、Core 2 暂时还没有复现。不知为啥

Stackoverflow 上说，Linux 内核里实现不受乱序影响的高精度计时，AMD 平台是 mfence+rdtsc，Intel 平台则是 lfence+rdtsc.

@redsonic VC 的 intristic 还不如 mingw 的。
我根本没用内联汇编，全部用的 intristic 调用的 mfence 和 rdtsc。
不能加入任何非内联的新函数，因为都会涉及到上下文的切换，使得无法正确获得结果。

@redsonic 我在 Windows 下使用 32 位 mingw-w64 编译的，参数很简单，
gcc -msse2 -std=c99 spectre.c -ospectre

@redsonic 已经解决 rdtscp 的问题，用 mfence+rdtsc 可以替代。

@lrxiao 不是系统问题，2003 x64 下都不能正确 guess

Core i5 U 560，WinXP SP3，运行成功。
http://wx4.sinaimg.cn/large/5ca04df0gy1fn4vreplskj20zk0m8dkg.jpg

AMD A4-1200，运行没有报错，但是结果只有部分正确。
http://wx4.sinaimg.cn/large/5ca04df0gy1fn4vrer7zfj211y0lcn33.jpg