Pull-Down Resistor

定义 Definition

下拉电阻：在数字电路中把某个信号线/引脚通过电阻连接到地（GND），用于在输入悬空（未被驱动）时提供稳定的低电平（逻辑 0），防止信号“漂浮”导致误触发或噪声干扰。

发音 Pronunciation (IPA)

/ˈpʊl daʊn rɪˈzɪstər/

例句 Examples

A pull-down resistor keeps the input low when the switch is open.
下拉电阻能在开关断开时让输入保持低电平。

In this microcontroller circuit, the pull-down resistor prevents the GPIO pin from floating and causing false interrupts.
在这个微控制器电路里，下拉电阻防止 GPIO 引脚悬空，从而避免产生误中断。

词源 Etymology

“Pull-down”字面意思是“向下拉”，在电子学里常把低电平/地视为“下”，因此“pull-down”表示把电位“拉”向地；“resistor”来自拉丁语 resistere（抵抗），指通过电阻元件实现这种“拉低但限流”的连接方式。该术语随数字逻辑与微控制器应用普及而广泛使用。（类似概念还有 pull-up resistor 上拉电阻。）

相关词 Related Words

• Pull-Up Resistor
• Resistor
• Ground
• GPIO
• Floating
• Logic Level
• Open-Drain
• Voltage Divider
• Debounce

文学/经典著作中的用例 Literary Works

• The Art of Electronics（Horowitz & Hill）——在数字输入与开关接口章节中讨论上拉/下拉电阻的用途与选值。
• Digital Design and Computer Architecture（Harris & Harris）——介绍数字逻辑输入、未定义电平与上拉/下拉的工程做法。
• CMOS VLSI Design: A Circuits and Systems Perspective（Weste & Harris）——在 CMOS 输入、噪声裕量与偏置网络相关内容中提及 pull-up/pull-down 结构与概念。